PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-276669

(43) Date of publication of application: 07.11.1989

(51)Int.CI.

H01L 29/78

(21)Application number: 63-104862

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

27.04.1988


(72)Inventor: NAKAYAMA TAKEO

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To increase the driving current of a transistor with a fine structure and improve the characteristics of the transistor by providing a protruding part on a semiconductor substrate under a gate electrode.

CONSTITUTION: A protruding stripe is provided on a semiconductor substrate under a gate electrode and the upper surface and both the side surfaces of the protrusion 11 are covered with a gate insulating film 3. A gate electrode 2 is so formed as to cross over the protrusion 11 and the part of the protrusion 11 surrounded by the gate electrode 2 is used as a channel region and source and drain 4 are formed in the parts of the protrusion 11 on both the sides of the gate electrode 2. In this construction, carriers (electrons or positive holes) are transferred along the longitudinal direction of the protrusion 11. With this constitution, a fine integrated circuit area can be obtained and the driving current of a transistor with the fine structure can be increased and the transistor characteristics can be improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

平1-276669

@int.Cl.4

識別記号

庁内整理番号

@公開 平成1年(1989)11月7日

H 01 L 29/78

301

H-8422-5F

請求項の数 3 (全3頁)

49発明の名称 半導体装置

> ②特 昭63-104862

20出 昭63(1988) 4月27日

明

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外2名

1. 発明の名称

半導体装置 2. 特許請求の範囲

(1) MOS型トランジスタを構成する半導体装 置において、ゲート電極下の半導体基板が凸状に なっていることを特徴とする半導体装置。

(2)前記ゲート電極下の凸状になっている半薄 体基板の上面及び両側面の三面がチャネル領域と なっていることを特徴とする請求項1に記載の半 遵 体 热 潜 。

(3)前記ゲート電極下の半導体基板が凸条にな っていて、この半導体基板の凸条部の関面が、前 記MOS型トランジスタのドレイン、ソース間を 流れる電子または正孔の方向と平行な方向である ことを特徴とする請求項1または2に記載の半導 体装置.

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明はMOS型トランジスタを構成する半 導体装置に関するもので、特にMOS集積回路に 使用されるものである。

(従来の技術)

この種の従来の半導体装置は、第3図に示す ようなMOSトランジスタ構造が用いられていた。 ここで 1 は半導体基板、 2 はゲート電板、 3 はゲ ート絶縁膜、4はソースまたはドレイン領域、5 はフィールド絶縁膜である。

(発明が解決しようとする課題)

上記従来技術では、第3図に示すような平面 的なチャネルのMOSトランジスタ構造が用いら れているため、大電流を駆動する場合には、トラ ンジスタサイズを大きくしなければならず、高集 積化上問題である。また基板1、電極2間で、チ ャネル面に対し垂直な方向に強い電界が働き、例 えば電子(キャリア)のソース、ドレイン固移動 度が小となり、大電流がとりにくくなる。また敵 組なトランジスタを形成したは場合、ナローチャ ネル効果が問題となる。つまり微細化の場合、チ

特別平1-276669(2)

ャネル福 W が小となるから、フィールド絶縁限ち、 5 下の反転防止層どうしが近づきすぎる等で、し きい値電圧が大となる等の問題がある。

本発明は、従来のトランジスタ構造で高集積化 しようとした場合問題となった点を解決するべく なされたもので、トランジスタの駆動電流の増大 とトランジスタ特性の向上を目的とするものであ る。

[発明の構成]

(課題を解決するための手段と作用)

本発明は、MOS型トランジスタを構成する
半導体装置において、ゲート電極下の半導体基板
が凸状になっていることを第1の特徴とする。ま
た本発明は、前記ゲート電極下の凸状になってい
る半導体基板の上面及び両関面の三面がチャネル
領域となっていることを第2の特徴とする。また
本発明は、前記ゲート電極下の半導体基板が凸条
になっていて、この半導体基板の凸条部の関面が、
前記MOS型トランジスタのドレイン、ソース間
を流れる電子または正孔の方向と平行な方向であ

ることを特徴とする。

即ち本発明は、MOS型トランジスタ構造において、ゲート電極下の半導体基板を、隆起した形状にすることにより、微細なトランジスタでの駆動電流の増大と、トランジスタ特性を向上させるものである。

(実施例)

方向にキャリア(電子または正孔)が流れる。

次に本実施例のトランジスタ製造方法を説明す る。まず第2図(a)に示す如く、例えばP型 SI単結品基板1上に、950℃の水素燃焼酸化 で 5 0 0 人の S i O 2 膜 1 0 を形成して、 S i N 膜11を化学的気相堆積法により2500人堆積 し、リソグラフィ技術により、素子分離領域の上 記SiN膜以外をレジストで覆い、素子分離領域 のSIN膜とS102 膜を、RIE(Reactive Ion Etching) により除去し、そしてSi単結 品基板1をRIEした後にレジストを除去する. 次に第2図(b)のように、950℃水素燃焼酸 化で500人のSIO2膜12を形成し、更に SiN膜13を化学的気相堆積法により1000 人堆積し、堆積したSIN膜13をRIEにより 除去する。この時、RIEによる異方性エッチン グによりSiN膜13を除去するため、Si単結 品基板の凸部 11 の側壁には、SIN膜 13 が残 る。そして、このSIN膜11、13を酸化のマ スクとして、フィールド酸化膜5を水素燃焼酸化 により5000人形成する。次に、SIN膜11. 13 & CDE (Chemical Dry Etching) によ り除去し、NH4 F溶液によりSIO2 膜10. 12を除去する。そしてMOSトランジスタのゲ ート絶縁膜3を、900℃、HC」を10%含む 乾燥酸素雰囲気中で熱処理することにより、 300人形成する。そして、ゲート電極として、 多結晶Si膜2を化学的気相地積法により4000人 堆積し、ゲート電極の低抵抗化のために、900 ℃,PoC釒₃,30分のリン拡散を行なう。次 に、リソグラフィ技術によりゲート電접部をレジ ストで覆い多結晶Si膜2をRIEにより除去し、 レジストを除去して第1図の構成を得る。この後、 周知の技術により第1図の凸部1」においてゲー ト電極2を挟む領域にソース、ドレイ4を形成し て、第2図(d)の如く絶縁膜14、15を形成 した後に、AI合金16により配線を行ない集積 回路を形成するものである.

上記のような構成であれば、縦方向(高さ方向) にもチャネル領域が形成できるため、大電流を駆

特開平1-276669(3)


〔発明の効果】


以上説明した如く本発明によれば、集積回路 面積の微細化、またこの数細化を行なった場合の トランジスタの服動電流の増大とトランジスタ特 性の向上が可能となるものである。 4. 図面の簡単な説明.


第1回は本発明の一実施例の要部の斜視図、第2回は同実施例の製造工程図、第3回は従来装置の斜視図である。

1 … 半導体基板、11 … 凸部(凸条)、2 … ゲート電板、3 … ゲート絶縁膜、4 … ソースまた はドレイン領域、5 … フィールド酸化膜。

出职人代理人 井理士 给江武彦







-377-